中華民國專利公報 [19] [12]

第 92118662 號初審引証附件

[11]公告編號: 413785

[44]中華民國 89年 (2000) 12月 01日

[31]104729

發明

全44頁

[51] Int.Cl ⁰⁶: G06F3/06

[54]名 稱:具有決定回授等化器用回授回路控制功能之信號處理器

[21]申請案號: 088104263

[22]申請日期:中華民國 88年(1999) 03月18日

[32]1998/04/15 [33]日本

[31]144204 [32]1998/05/26 [33]日本 [31]354462 [32]1998/12/14 [33]日本

[72]發明人:

澤田勝

[30]優 先 權:

日本 谷島秀明

日本 日本

富田毅 中田義孝

日本 上松史明

日本

森內恒彦 山倉賢一

日本

[71]中請人:

富士通股份有限公司

日本

[74]代理人: 惲軼群 先生

[57]申請專利範圍:

1.一種可控制一決定回授等化器的方法, 其包含之步驟有:

使用一輸入信號和一回授信號,來產生 一運作信號:

依據一預定準則來分析上述之運作信號 ,以產生一決定信號;

將上述之決定信號,儲存在一移位暫存 器內:

使用該決定信號,來產生上述之回授信 號;以及 %

監控上述移位暫有器之一包含該決定信 號之內容。

- 2.如申請專利範圍第1項所申請之方法, 其尚包含一可基於上述監控之結果,來 改變其準則之步驟。
- 3.如申請專利範圍第2項所申請之方法, 其中之準則改變步驟包括,基於上述可 表示該決定信號已具有一固定值之監控

結果,來改變其準則,以使上述出自一輸入信號而具有一不同於上述固定決定信號之記號的運作信號,能夠容易做分析。

4.一種可控制一決定回授等化器的方法, 其包含之步驟有:

> 使用一輸入信號和一回授信號,來產生 一運作信號;

10. 依據一預定準則來分析上述之運作信號 ,以產生一決定信號;

> 將上述之決定信號,儲存進一移位暫存 器內:

使用該決定信號,來產生上述之回授信 15. 號;

使用上述之輸入信號,來計算上述回授 信號之一初始值:以及

使用上述之初始值,來預先設定其移位 暫存器。

- 3
- 5.一種決定回授等化器,其包含:

人工者 [翻]。

- 一預濾波器 (12),其可接收一輸入信號 ,以及可對此輸入信號進行濾波,以產 生一濾波過之輸入信號;
- 一加法器 (13),其係與上述之預濾波器 相連接,可用以接收一回授信號和上述 濾波過之輸入信號,以及可使彼等濾波 過之輸入信號與回授信號相加,以產生 一相加之信號:
- 一決定單元(14),其係與上述之加法器 相連接,可接收其相加成之信號,以及 可依據預定之準則,來分析此相加成之 信號,以產生一決定信號;
- 一移位暫存器 (61),其係與上述之決定 單元相連接,可用以儲存其決定信號: 一回授信號產生器 (66、24、25),其係 與上述之移位暫存器相連接,可使用 上述之決定信號,來產生上述之回授信 號二和
- 一監控器電路 (67),其係與上述之回授 信號產生器相連接,可用以監控上述移 位暫存器包含該決定信號之一內容。
- 6.如申請專利範圍第 5項所申請之等化器 ,其尚包含。準則設定電路 (68、69), 其係連接在彼等監控器電路與決定單元 之間,可用以接收一來自上述監控器電 路之監控結果,可基於此監控結果,來 改變上述之準則,以及可持此改變之準 則,提供給上述之決定單元。
- 7.如申請專利範圍第 6項所申請之等化器 ,其中之準則設定電路,可基於一表示 上述決定信號具有一固定值之監控結果 ,來改變上述之準則,以使上述源自一 輸入信號而具有一不同於上述固定決定 信號之記號的相加信號,能夠容易做分 析・
- - 一可產生多數準則之準則產生器 (69);和


25

1 . 120

一選擇器 (68),其係連接在彼等準則設定電路與決定單元之間,可用以接收上述來自其監控器電路之監控結果,可基於此監控結果,來選擇上述多數準則中的一個,以及可將此選定準則,提供給上述之決定單元。

-\

- 9.如申請專利範圍第 8項所申請之等化器 ,其中之移位暫存器,具有一與上述輸 入信號之傳輸碼規則相對應的暫存器長 度。
- 10.如申請專利範圍第8項所申請之等化器,其中之移位暫存器包含:
 - 一第一暫存器區段 (62), 其包含其回授信號產生器要產生其回授信號所需之數目的暫存器;和
- 15. 目的暫存器:和 一第二暫存器區段(63),其包含其監控 器電路要監控其暫存器之內容所需之數 目的暫存器。
- 11.如申請專利範圍第 5項所申請之等化 20. 器,其尚包含一回授信號控制器 (68、 72),其係連接在彼等監控器電路與回 授信號產生器之間,可用以接收上述來 自其監控器電路之監控結果,以及可將 一基於上述之監控結果來改變其回授信 25. 號所需之信號,提供給其回授信號產生 器。
 - 12.如申請專利範圍第 11項所申請之等化器,其中之回授信號控制器包含:
- 一可產生多數抵補信號之抵補信號產生 30. 器 (72);和
 - 一選擇器 (68),其係連接在彼等抵補信 號產生器與決定單元之間,可用以接收 上述來自其監控器電路之監控結果,可 基於此監控結果,來選擇上述多數抵補
- 35. 信號中的一個,以及可將此選定之抵補 信號,提供給上述之回授信號產生器: 以及
- 其中之回授信號產生器,係包含一加法器 (73),其係與該選擇器相連接,可用40. 以接收上述選定之抵補信號,以及可使



- 13.如申請專利範圍第 12項所申請之等化器,其中之移位暫存器,具有一等於或大於上述輸入信號所需之傳輸碼規則的暫存器長度。
- 14.如申請專利範圍第 12項所申請之等化器,其中之移位暫存器包含:
 - 一第一暫存器區段 (62), 其包含其回授 信號產生器要產生其回授信號所需之數 目的暫存器;和
 - 一第二暫存器區段(63),其包含其監控器電路要監控其暫存器之內容所需之數目的暫存器。
- 15.如申請專利範圍第 6項所申請之等化器,其尚包含一回授信號控制器 (203、204),其係連接在彼等監控器電路與回授信號產生器之間,可用以接收上述來自其監控器電路之監控結果,以及可將一基於上述之監控結果來改變其回授信號所需之信號,提供給其回授信號產生器。
- 16.如申請專利範圍第 15項所申請之等化 器,其中之回授信號產生器包含:
 - 一電路 (66、24、208),其可使用上述 之決定信號,來產生一第一數位回授信 號,和
 - 一可產生一類比回授信號之 D/A轉接器 (25) 以及其中之回授信號控制器包含:
 - 一可產生多數第二數位回授信號之數位 回授信號產生器 (204):和
- 一選擇器 (203),其係連接在彼等數位 回授信號產生器與 D/A轉接器之間,可 用以接收上述來自其監控器電路之監控 結果,可基於此監控結果,來選擇上述 多數第二數位回授信號中的一個,以及 可將此選定之數位回授信號,提供給上 述之 D/A轉接器。
- 17.如申請專利範圍第15項所申請之等化

- 器,其中尚包含一可用以偵測其決定信 號是否具有一本地偵測錯誤之錯誤偵測 器(206),其中之回授信號控制器,可 基於一來自其錯誤偵測器之偵測結果,
- 將上述可用以改變其回授信號之信號, 提供給其回授信號產生器。
 - 18.如申請專利範圍第 15項所申請之等化器,其中之移位暫存器,具有一與上述輸入信號所需之傳輸碼規則相對應之暫存器長度。
 - 19.如申請專利範圍第15項所申請之等化器,其中之移位暫存器包含:
 - 一第一暫存器區段 (62), 其包含其回授信號產生器要產生其回授信號所需之數
- 15. 目的暫存器;和 一第二暫存器區段(63),其包含其監控 器電路要監控其暫存器之內容所需之數 目的暫存器。
 - 20.一種信號處理器,其包含:
- 20. 一決定回授等化器,其可用以使一讀取 自一寫錄媒體之讀取信號做波形等化, 以及可產生一波形等化之讀取信號,此 決定回授等化器包含:
- 一預濾波器 (12),其可對上述之讀取信 25. 號進行濾波,以及可產生一濾波過之讀 取信號;
 - 一加法器 (13),其係與上述之預濾波器 相連接,可用以使一回授信號與上述濾 波過之讀取信號相加,以及可產生一相
- 30. 加之信號; 一決定單元 (14),其係與上述之加法器 相連接,可用以接收其相加成之信號, 可依據預定之準則,來分析此相加成之

信號,以及可產生一決定信號;

- 35. 一移位暫存器 (15),其係與上述之決定 單元相連接,可用以依據一參考時鐘信 號,來取樣其決定信號,以及可儲存此 取樣信號,其中,上述波形等化之讀取 信號,係自此移位暫存器輸出:
- 49. 一回授濾波器 (22),其係與上述之移位

暫存器相連接,可用以接收上述移位暫 存器內所儲存之取樣信號,以及可使用 此取樣信號,來產生上述之回授信號; 一換向開關(86),其係與彼等預濾波器 和加法器相連接,可用以接收彼等濾波 過之讀取信號和相法之信號,以及可選 擇彼等濾波過之讀取信號和相法之信號 中的一個信號:

- 一A/D轉換器 (83),其係與上述之換向 開關相連接,可用以依據上述之參考時 鐘信號,使彼等濾波過之讀取信號和相 法之信號中的一個選定信號,轉換成一 數位信號;和
- 一數位運作電路(85),其係與彼等 A/D轉換器和移位暫存器相連接,可用 以接收上述來自其 A/D轉換器之數位信 號,可使用此數位信號,來產生初始之 取樣信號,以及可將此初始取樣信號, 預先儲存進上述之移位暫存器內。
- 21.如申請專利範圍第 20項所申請之信號 處理器:其中之數位運作電路包含: 一數位濾波器 (89), 其係與上述之 A/D轉換器相連接,可用以接收其數位 信號;以及可將此數位信號做波形等化 處理,以產生一波形等化之數位信號: 一 PLL 電路 (90), 其係與上述之數位濾 波器相連接,可用以接收其波形等化之 數位信號。以及可產生上述之參考時鐘 信號,使其具有之相位,實質上與上述 波形等化數位信號之相位相匹配;和 一暫存器 (91), 其係與彼等 PLL電路和 移位暫存器相連接,可用以儲存上述預 · 定之初始取樣信號,其中,上述儲存在 其暫存器內之初始取樣信號,係在上述 波形等化數位信號之相位,實質上與上 述之參考時鐘信號的相位相匹配時,預 先儲存進上述之移位暫存器內。
- 22.如申請專利範圍第 20項所申請之信號 處理器,其中之數位運作電路包含: 一數位信號處理器 (92),其係與上述之

与数型 人名西西

移位暫存器相連接,可用以接收上流來 自其 A/D轉換器之數位信號,可持此數 位信號做波形等化處理,以及可產生一 波形等化之數位信號,此數位信號處理 器,可使用上述之數位信號,來產生上 述要預先儲存在其移位暫存器內之初始 取樣資料,以及可使用彼等波形等化之 數位信號和參考時鐘信號,來產生一相 位匹配之信號;和

- 一電壓控制振盪器 (93), 其係與上述之 10. 數位信號處理器相連接,可用以接收上 述之相位匹配信號,以及可依據此相位 匹配信號,來產生上述具有一相位實質 上與上述波形等化數位信號之相位相匹 15. 配的參考時鐘信號。
 - 23.如申請專利範圍第20項所申請之信號 處理器,其中,其數位信號係包含一前 序位元列信號:以及其數位運作電路包 含:
- 20. 一零相位重新開始電路 (103),其係與 上述之 A/D轉換器相連接,可用以接收 上述來自其 A/D轉換器之數位信號,可 偵測出彼等前序位元列信號與參考時鐘 信號間之相位差,以及可基於此相位差 25. ,產生一初始參考時鐘信號:和
- 一 PLL 電路 (104), 其係與上述之零相 位重新開始電路相連接,可用以接收上 述之初始參考時鐘信號,以及可使用此 初始參考時鐘信號,來產生上述具有一 相位實質上與上述前序位元列信號之相 30.
- 位相匹配的參考時鐘信號。
- 24.如申請專利範圍第23項所申請之信號 處理器,其中之零相位重新開始電路 ,可使用上述之前序位元列信號,來產 生上述之初始取樣資料,以及可在上述 35. 之初始參考時鐘信號產生過後,將該初 始取樣資料,預先儲存進其移位暫存器 **小**
- 25.如申請專利範圍第23項所申請之信號 處理器,其中之零相位重新開始電路包 40.

含:

- 一相位差偵測器 (108),其可偵測出彼 等前序位元列信號與參考時鐘信號間之 相位差:
- 一時鐘信號產生器 (116),其可產生多數之初始參考時鐘信號:
- 一選擇器 (115),其係與彼等相位差值 測器和時鐘信號產生器相連接,可用以 基於上述偵測之相位差,來選擇彼等多 數初始參考時鐘信號中的一個。
- 26.如申請專利範圍第 25項所申請之信號 處理器,其中之零相位重新開始電路, 係包含一抽取電路 (105、107),其可用 以抽取上述前序位元列信號之一特性值 ,以及其中之相位差偵測器,可基於上 述前序位元列信號之此一特性值,來偵 測彼等之相位差。
- 27.如申請專利範圍第 26項所申請之信號 處理器,其中之抽取電路,可取樣上述 之前序位元列信號,以及可取得兩連續 取樣點之斜度,而其中之相位差偵測器 ,可自上述之斜度,偵測出彼等之相位 差。
- 28.如申請專利範圍第 20項所申請之信號 處理器,其中尚包含:
 - 一PLL電路 (84),其係與上述之 A/D轉換器相連接,可用以接收上述來自其 A/D轉換器之數位信號,以及可依據此數位信號,來產生上述之參考時鐘信號,和一反相分頻之參考時鐘信號;和
 - 一分頻器 (129),其係與上述之 PLL電路 (84)相連接,可用以接收上述之參考時鐘信號,以及可將此參考時鐘信號做頻率分割。以產生一分頻之參考時鐘信號,以及

其A/D轉換器包含:

一主 A/D轉換器 (141),其係與上述之 分頻器相連接,以及可依據上述分頻之 參考時鐘信號來運作;和

多數之子 A/D轉換器 (142a、142b),彼

等係與上述之分頻器相連接,以及可依 據上述反相之參考時鐘信號來運作。

- 29.如申請專利範圍第 20項所申請之信號 處理器,其中,其數位信號係包含一前 序位元列信號;
- 其信號處理器尚,包含一 PLL電路 (124),其係與上述之 A/D轉換器相連接,可用以接收上述來自其 A/D轉換器 之數位信號,以及可使用此數位信號,
- 10. 來產生多數之參考時鐘信號;以及 其數位運作電路,係包含一零相位重新 開始電路(123),其係與彼等 A/D轉換 器和 PLL 電路相連接,可用以接收上 述來自其 A/D轉換器之數位信號,和多
- 15. 數來自其 PLL電路之參考時鐘信號,以 及可產生彼等相位分別落後及超前上述 前序位元列信號之相位的第一和第二參 考信號,該零相位重新開始電路,可使 用此等第一和第二參考信號,來計算一
- 20. 相互關聯函數,以及可基於此相互關聯函數,來選擇彼等多數參考時鐘信號中的一個。
 - 30.如申請專利範圍第 29項所申請之信號 處理器,其中之零相位重新開始電路,
- 25. 係包含一分頻器 (129),其可將上述選 定之參考時鐘信號做頻率分割,以及可 產生一分頻之參考時鐘信號和一反相分 頻之參考時鐘信號;以及 其 A/D轉換器包含:
- 30. 一主 A/D轉換器 (141),其係與上述之 分頻器相連接,以及可依據上述分頻之 參考時鐘信號來運作:和 多數之子 A/D轉換器 (142a、142b),被 等係與上述之分頻器相連接,以及可依
- 35. 據上述反相之參考時鐘信號來運作。
 - 31.一種決定回授等化器,其包含:
 - 一預濾波器 (12),其可對一輸入信號進行濾波,以及可產生一濾波過之輸入信號;
- 40. 一加法器 (13), 其係與上述之預濾波器

相連接,可用以使一回授信號與上述濾波過之輸入信號相加,以及可產生一相加之信號。

一決定單元 (14),其係與上述之加法器相連接,可用以接收其相加成之信號,可依據預定之準則,來分析此相加成之信號,以及可產生一決定信號;

一移位暫存器 (15),其係與上述之決定 單元相連接,可用以依據一參考時鐘信 號,來取樣其決定信號,以及可儲存此 取樣信號:

一回授濾波器 (152),其係與上述之移 位暫存器相連接,可用以接收上述移 位暫存器內所儲存之取樣信號,以及可 使用此取樣信號,來產生上述之回授信 號:

一異常現象偵測器 (153),其係與上述之回授濾波器相連接,可用以偵測上述輸入信號內之一異常現象,以及可將一異常現象偵測信號,提供給其回授濾波器,可嚮應此異常現象偵測信號,而停止產生其回授信號。

- 32.如申請專利範圍第 31項所申請之決定回授等化器,其中尚包含一遷移偵測器 (155),其係與彼等決定單元和回授濾波器相連接,可用以偵測上述之決定信號,以及可偵測出上述決定信號之一遷移動作。其回授濾波器,可嚮應一遷移偵測信號,而重新開始產生其回授信號。
- 33.如申請專利範圍第 32項所申請之決定 回授等化器,其中尚包含一近似化電路 (156),其係與彼等遷移偵測器和回授 濾波器根連接,可嚮應上述之遷移偵測 信號,而產生一近似回授信號,以及其 中之回授濾波器,可自上述回授信號重 新開始產生起,將上述來自其近似化電 路之近似回授信號,提供給其加法器, 而長達一段預定之期間。
- 34.如申請專利範圍第33項所申請之決

イナ 李海 マイ 三津 定回授等化器,其中尚包含一選擇器 (154),其係與彼等異常現象偵測器和回授濾波器相連接,可接收上述之異常現象偵測信號和一外部異常現象偵測信號,以及可嚮應一選擇信號,將上述異常現象偵測信號和一外部異常現象偵測信號中的一個,提供給其 FB 濾波器。

35.一種信號處理器,其包含:

一可變增益放大器 (VGA)(47),其可將 10. 一來自一寫錄媒體而包含一前序位元列 信號之讀取信號加以放大,以及可產生 一放大之讀取信號:

一決定回授等化器 (151a),其係與上述之 VGA相連接,可用以接收其放大之寶取信號,可依據一參考時鐘信號,使上述放大之寶取信號做波形等化,以及可產生一波形等化之寶取信號,該決定回授等化器,可使上述放大之寶取信號,與一回授信號相加在一起,以產生一相加之信號,可依據預定之準則,來分析此相加之信號,以產生一決定信號,以及可使用此決定信號,來產生上述之

一錯誤計算電路 (158),其係與上述之 25. 決定回授等化器相連接,可用以計算彼 等相加之信號與決定信號間之一錯誤, 以及可產生一錯誤信號:

一自動增益控制器 (AGC)(47a),其係

回授信號:

連接於彼等錯誤計算電路與 VGA之間 30. 可用以接收上述來自其錯誤計算電路 之錯誤信號,以及可基於此錯誤信號, 來產生一增益控制信號,其中,該增益 控制信號,可控制其 VGA之增益:

-- PLL電路 (49),其係連接於彼等錯誤 35. 計算電路與決定回授等化器之間,可用 以接收上述來自其錯誤計算電路之錯誤 信號,以及可使用此錯誤信號,來產生 一參考時鐘信號;和

一異常現象偵測器 (153a),其係與彼 等 VGA、決定回授等化器、 AGC、和

4().

PLL電路相連接,可用以接收上述來自 其 VGA之放大讀取信號,可偵測由此 放大讀取信號內之一異常現象,以及可 基於一偵測之結果,來控制彼等決定回 授等化器、 AGC、和 PLL電路。

36.一種信號處理器,其包含:

一決定回授等化器 (166),其可用以接收一讀取自一寫錄媒體之讀取信號,可依據一參考時鐘信號,使該讀取信號做波形等化,以及可產生一波形等化之讀取信號,該決定回授等化器係包含:

一預濾波器 (12),其可對上述之讀取信號進行濾波,以及可產生一濾波過之讀取信號:

一加法器 (13),其係與上述之預濾波器 相連接,可用以使一回授信號與上述滤 波過之讀取信號相加,以及可產生一相 加之信號;

一決定單元(14),其係與上述之加法器 相連接,可用以接收其相加成之信號, 可依據預定之準則,來分析此相加成之 信號,以及可產生一決定信號;

一移位暫存器 (15),其係與上述之決定 單元相連接,可用以依據一參考時鐘信 號,來取樣其決定信號,以及可儲存此 取樣信號,其中,上述波形等化之讀取 信號,係自此移位暫存器輸出;

一回授濾波器 (22),其係與上述之移位 暫存器相連接,可用以接收上述移位暫 存器內所儲存之取樣信號,以及可使用 此取樣信號,來產生上述之回授信號; 和

一控制器 (162), 其係與上述之回授濾波器相連接,可用以在預定之時間間隔下,預先設定其回授濾波器內之預定取樣資料。

37.如申請專利範圍第 36項所申請之信號 處理器,其中尚包含一編碼器 (165), 其可依據一預定之編碼規則,來將寫入 資料做編碼,以及可在將資料寫錄至上

计设置 医毒

述寫錄媒體上面所需之寫入運作中,產 生其編碼之資料;以及 其中之控制器包含:

一暫存器 (163),其係與彼等編碼器和 5. 回授濾波器相連接,可用以儲存上述預

定之取樣資料;和

一時序控制器 (164), 其係與彼等編碼器和回授濾波器相連接,可用以每隔一段預定之時間間隔,將一某暫存器內所

10. 儲存預定之取樣資料,插進上述編碼之 資料內所需之一時序控制信號,提供給 其編碼器,以及其中之時序控制器,可 每隔一段預定之時間間隔,將其時序控 制信號,提供給其回授濾波器,以便在

15. 一讀取運作中,預先設定其回授濾波器 內之預定取樣資料。

> 38.如申請專利範圍第 37項所申請之信號 處理器,其中之讀取信號,係包含一同 步位元組;

20. 其信號處理器,尚包含一偵測器 (53), 其可偵測上述之同步位元組,以及可產 生一同步位元組偵測信號,以及 其時序控制器,可在接收到上述來自其 偵測器之同步位元組偵測信號時,每隔

25. 一段預定之時間間隔,將其時序控制信號,提供給其回授濾波器。

39.如申請專利範圍第36項所申請之信號 處理器,其中尚包含一編碼器(175), 其可依據一預定之編碼規則,來將寫入 30. 資料做編碼,以及可在將資料寫錄至上 述寫錄媒體上面所需之寫入運作中,產 生編碼之資料;以及

其中之控制器包含:

一暫存器 (163),其係與彼等編碼器和 回授濾波器相連接,可用以儲存一部份 做為上述預定取樣資料之編碼資料;和 一時序控制器 (164),其係與彼等編碼 器和回授濾波器相連接,可用以將上述 儲存一部份做為預定取樣資料之編碼資 料所需之一控制信號,提供給其編碼器 ,以及可每隔一段預定之時間間隔,將 上述在一讀取運作中,預先設定其回授 濾波器內之預定取樣資料所需之時序控 制信號,提供給其回授濾波器。

40.如申請專利範圍第 39項所申請之信號 處理器,其之讀取信號,係包含一同步 位元組:

其信號處理器,尚包含一偵測器 (53), 其可偵測上述之同步位元組,以及可產 生一同步位元組偵測信號;以及 其時序控制器,可在接收到上述來自其 偵測器之同步位元組偵測信號時,每隔 一段預定之時間間隔,將其時序控制信 號,提供給其回授濾波器。

- 41.一種決定回授等化器,其包含:
- 一預濾波器 (12), 其可對一輸入信號進行濾波,以及可產生一濾波過之輸入信號;

一加法器 (13),其係與上述之預濾波器 相連接,可用以使一回授信號與上述濾 波過之輸入信號相加,以及可產生一相 加之信號:

一决定單元 (14),其係與上述之加法器 相連接,可用以接收其相加成之信號, 可依據預定之準則,來分析此相加成之 信號,以及可產生一決定信號;

一移位暫存器 (15), 其係與上述之決定 單元相連接,可用以依據一參考時鐘信 號,來取樣其決定信號,以及可儲存此 取樣信號,

一記憶體電路 (185),其係與上述之移 位暫存器相連接,可用以儲存多數件之 取樣資料、該等多數件之取樣資料中, 與上述移位暫存器內所儲存之取樣資料 相對應的一個,係自此記憶體電路讀取 出

一電路(186),其係與彼等記憶體電路和加法器相連接,可使用上述之讀取取樣資料,來產生上述之回授信號:和一重新寫入電路(183),其係與上述之

記憶體電路相連接,可重新寫入其記憶體電路內所儲存多數件之取樣資料。

- 42.如申請專利範圍第 41項所申請之決定 回授等化器,其中尚包含一位址轉換解 碼器 (184),其係連接於彼等移位暫存 器與記憶體電路之間,可用以將上述來 自其移位暫存器之取樣資料加以解碼, 以及可產生一位址信號。
- 43.如申請專利範圍第 42項所申請之決定 10. 回授等化器,其中之重新寫入電路包 含:
 - 一係數暫存器 (187),其可用以儲存多數之濾波器係數;
- 一狀態產生器 (190),其可用以產生彼 15. 等對應於其移位暫存器內所儲存取樣資 料之所有樣式的狀態信號;和

一處理器單元 (188),其係連接於彼等 狀態產生器與係數暫存器之間,可用 以接收一來自其狀態產生器之狀態信號 20. ,可使用其係數暫存器內所儲存之濾波 器係數,依據其所接收之狀態信號,來 產生多數件之取樣資料,以及可將此等

多數件之取樣資料,提供給其記憶體電

路。

30.

- 25. 44.如申請專利範圍第 43項所申請之決定 回授等化器,其中之位址轉換解碼器, 可接收一來自其狀態產生器之狀態信號 ,以及可依據其所接收之狀態信號,來 產生一可用以將彼等多數件之取樣資料
- 45.一種可用以讀取資料之方法,其包括 之步驟有:

自一寫錄媒體, 讀取一包含一前序位 元列信號和一同步位元組信號之讀取信

,儲存進其記憶體電路內之位址信號。

35. 號: 使用其前序位元列信號,來產生一與其 前序位元列信號同步之時鐘信號; 使用上述時鐘信號,來取樣上述之讀取 信號,以及產生一重現信號;以及

40. 使彼等同步位元組信號與時鐘信號做比



較,以產生一與其同步位元組信號同步 之新的時鐘信號。

- 46.如申請專利範圍第 45項所申請之方法 ,其中之同步位元組信號,係使用一疏 樣式和密樣式組合而成之同步位元組樣 式被讀取。
- 47.如申請專利範圍第 46項所申請之方法 ,其中,彼等同步位元組信號與時鐘信 號之比較動作,係在其同步位元組信號 之狀態遷移點處被執行。
- 48.如申請專利範圍第 45項所申請之方法 ,其中尚包含之步驟有:

自讀取其同步位元組信號開始起,打開 一窗口長達一段預定之時間:

在該窗口打開之際,使其重現信號之一 同步位元組 與一同步位元組比較信號 做比較;以及

當其重現信號之同步位元組,與上述同步位元組比較信號,彼此實質上一致時,決定偵測其同步位元組。

- 49.如申請專利範圍第 48項所申請之方法 ,其中之窗口打開時間,係較讀取其同 步位元組信號之時間為短。
- 50.如申請專利範圍第 48項所申請之方法 ,其中之窗口,係在讀取其同步位元組 信號業已開始後,一段預定之時間過去 時,才被打開。
- 51.如申請專利範圍第 48項所申請之方法,其中尚包含芝步驟有:

當其同步位元組重現信號,並未與上 述同步位元組比較信號相一致時,使用 該同步位元組比較信號,來產生回授信 號:以及

使該回授信號與其請取信號相結合。

52.一種資料讀取裝置,其包含:

经海外销售的 多点点

一波形等化器 (215),其可用以依據一時鐘信號,來取樣一讀取自一寫錄媒體之讀取信號,此請取信號係包含一前序位元列信號和一同步位元組信號;和

- PLL電路 (223)・其係與該波形等化

器相連接,可使用其前序位元列信號,來產生一與其同步位元組信號同步之時 鐘信號,以及其中之 PLL電路,可使彼 等同步位元組信號和時鐘信號做比較,

- 5. 以產生一基於一同步位元組比較信號而 與其同步位元組信號同步之新的時**鐘**信 號。
- 53.如申請專利範圍第 52項所申請之裝置 ,其中之同步位元組信號,係使用一疏 10. 樣式和密樣式組合而成之同步位元組樣
 - 54.如申請專利範圍第 53項所申請之裝置 ,其中之 PLL電路,係在其同步位元組 信號之狀態遷移點處,使彼等同步位元
- 15. 組信號和時鐘信號做比較。

式被讚取。

- 55.如申請專利範圍第 52項所申請之裝置 ,其中尚包含:
 - 一暫存器 (252),其可用以儲存上述之同步位元組比較信號:
- 20. 一匹配偵測器 (253),其係與彼等暫存器和波形等化器相連接,可用以接收其暫存器內所儲存之同步位元組比較信號,和其波形等化器所產生之一同步位元組重現信號,以及可使彼等同步位元組
- 25. 重現信號和同步位元組比較信號做比較 ,此匹配偵測器,可自讀取上述之同步 位元組信號開始起,使一窗口打開長達 一段預定之時間,以及可在該窗口打開 之際,當彼等同步位元組重現信號與同 30. 步位元組比較信號,彼此實質上相一致
- 30. 步位元組比較信號,彼此實質上相一致 時,輸出一同步位元組偵測信號。
 - 56.如申請專利範圍第 55項所申請之裝置 ,其中之暫存器係一循環暫存器,其可 使上述之同步位元組比較信號做循環移 位。
 - 57.如申請專利範圍第 55項所申請之裝置 ,其中之窗口打開周期,係較讀取其所 有同步位元組信號之時間為短。
- 58.如申請專利範圍第 55項所申請之裝 40. 置,其中之波形等化器,係一包含一

35.

可用以儲存一重現信號之移位暫存器 (219)的決定回授等化器,其匹配偵測器,在上述之同步位元組重現信號,並 未與上述同步位元組比較信號相一致時 ,係儲存其移位暫存器內之同步位元組 比較信號,而非上述之同步位元組重現 信號,以及其決定回授等化器,係使用 上述之同步位元組比較信號,來產生上 述之重現信號。

- 59.如申請專利範圍第 55項所申請之裝置,其中之波形等化器,係一包含一可用以產生一回授信號之回授濾波器 (220)的決定回授等化器,其匹配偵測器。在上述之同步位元組重現信號,並未與上述同步位元組比較信號相一致時態。係將上述之同步位元組比較信號,提供給其回授濾波器,而非上述之同步位元組比較信號,提供給其回授濾波器,而非上述之同步位元組出較信號,來產生上述之重現信號,以及其決定回授等化器,係使彼等回授信號與讀取信號相結合,而產生一重現信號。
 - (60) 戀種可用以控制一錯誤修正裝置之方法,其包含之步驟有:

在一預定之處理速率下修正資料;

在錯誤修正期間,偵測上述錯誤修正裝置之負荷;以及

依據所偵測之負荷,來改變上述預定之 處理速率。

61. 種可用以控制一錯誤修正裝置之方法,其包含之步驟有:

自一第一記憶體裝置,讀取未經修正之 資料 (1) %。

在一預定之處理速率下,修正上述未經修正之資料;

將上述修正過之資料,儲存進上述之第 一記憶體裝置和一第二記憶體裝置中之 一內;

在錯誤修正期間, 偵測上述錯誤修正裝置之負荷: 以及

45

47.

依據所偵測之負荷,來改變上並預定之 處理速率。

- 62.如申請專利範圍第 61項所申請之方法 ,其中之預定處理速率,係由其錯誤修 5. 正裝置之一運作時鐘信號的周期,來加 以決定,以及其預定處理速率改變之步 驟,係包含依據所偵測之負荷,來改變 其運作時鐘信號的周期。
- 63.如申請專利範圍第 62項所申請之方法 ,其中偵測一負荷之步驟,係包含使用 上述第一記憶體裝置內所儲存未經修正 之資料的佔有量,與彼等第一和第二記 憶體裝置中之一內所儲存經修正過之資 料的佔有量中,至少兩者中之一,來值 15. 測其負荷。
 - 64.如申請專利範圍第 62項所申請之方法 ,其中偵測一負荷之步驟,係包含使用 上述未經修正之資料的運作資訊。
- 65.如申請專利範圍第 64項所申請之方法 20. ,其中之運作資訊,係包含其錯誤修正 所需之時間資訊。
 - 66.如申請專利範圍第 64項所申請之方法 ,其中之運作資訊,係包含其錯誤修 正裝置所計算之錯誤修正次數上面的資 訊。
 - 67.如申請專利範圍第 64項所申請之方法 ,其中,其未經修正之資料,係一區段 之資料,以及其運作資訊,係包含其錯 誤修正裝置所執行一區段資料之錯誤修
- 30. 正次數上面的資訊。

25.

-1096-

- 68.如申請專利範圍第 61 項所申請之方法 ,其中尚包含取得一碟片裝置自一碟片 所讀取出之讀取資料內所包含之讀取資 訊的步驟,以及
- 35. 其中偵測一負荷之步驟係包含,其錯誤 修正裝置,使用上述之讀取資訊,來偵 測一負荷。
- 69.如申請專利範圍第 68項所申請之方法 ,其中之讀取資訊,係包含其碟片裝置 40. 之請取速率上面之資訊。

- 70.如申請專利範圍第 68項所申請之方法 ,其中之請取資訊,係包含其碟片裝置 之搜尋資訊。
- 71.如申請專利範圍第 61項所申請之方法 ,其中尚包含取得一碟片裝置自一碟片 所讀取出之讀取資料的步驟,以及 其中偵測一負荷之步驟係包含,其錯誤 修正裝置,使用上述之讀取資訊,來偵 測一負荷的步驟。
- 72.一種可用以控制一錯誤修正裝置之方 法,其包含之步驟有:

自一第一記憶體裝置, 讚取未經修正之 資料;

修正上述未經修正之資料;

將上述修正過之資料,儲存進上述之第 一記憶體裝置和一第二記憶體裝置中之 一內:

在一預定之處理速率下,自彼等第一記 憶體裝置和一第二記憶體裝置中之一, 讀取上述經修正過之資料;

在錯誤修正期間, 偵測上述錯誤修正裝置之負荷; 以及

依據所偵測之負荷,來改變上述預定之 處理速率。

- 73.如申請專利範圍第72項所申請之方法 ,其中之預定處理速率,係由一界面電 路之運作時鐘信號的周期,來加以決定 ,以及其預定處理速率改變之步驟係包 含,依據所值測之負荷,來改變其運作 時鐘信號的周期。
- 74.一種錯誤修正裝置,其包含:
 - 一錯誤修正電路 (324),其可自一第一記憶體裝置。接收未經修正之資料,可在一預定之處理速率下,執行上述未經修正之資料上面的錯誤修正動作,以及可將經修正過之資料,儲存進彼等第一記憶體裝置和一第二記憶體裝置中之一內:和
 - 一控制器 (325),其係與上述之錯誤修 正電路相連接,可用以偵測上述錯誤修

正電路之一負荷,以及可依據所偵測之 負荷,產生一可控制上述預定處理速率 之控制信號。

- 75.如申請專利範圍第74項所申請之裝置,其中之控制器包含:
- 一負荷偵測器 (337),其係與上述之錯 誤修正電路相連接,可用以偵測上述錯 誤修正電路之一負荷;和
- 一控制信號產生器 (338),其係與上述 10. 之負荷偵測器相連接,可用以依據所偵 測之負荷,產生一可控制上述預定處理 速率之控制信號。
- 76.如申請專利範圍第75項所申請之裝置 ,其中之預定處理速率,係由一運作時 15. 鐘信號的周期來加以決定,以及其控制 信號產生器,可用以產生一運作時鐘信 號,做為上述之控制信號,其周期係業 已依據所偵測之負荷做過改變。
- 77.如申請專利範圍第 76項所申請之裝置 20. ,其中之控制信號產生器所產生之運作 時鐘信號,可在上述之負荷相當大時, 具有相當短之周期,以及可在上述之負 荷相當小時,具有相當長之周期。
- 78.如申請專利範圍第 75項所申請之裝置 ,其中之錯誤修正電路,係包含一指標 器 (336),其可用以將上述之第一記憶 體裝置內所儲存未經修正之資料的資料 量,和彼等第一和第二記憶體裝置中之 一內所儲存經修正過之資料的資料量中
- 30. 至少兩者中之一,加以儲存;以及 其負荷偵測器,可接收上述來自其指標 器之資料量,以及可基於所接收之資料 量,來偵測一負荷。
- 79.如申請專利範圍第75項所申請之裝置 ,其中之錯誤修正電路,係包含一錯誤 數目計數器 (331a),其可用以計數彼等 錯誤修正動作之次數;以及 其負荷偵測器,可接收上述來自其計數 器之信號值,以及可基於所接收之信號 40. 值,來偵測一負荷。

- 80.如申請專利範圍第75項所申請之裝置 ,其中之負荷偵測器,可用以接收上述 來自碟片驅動器之讀取資料內所包含之 讀取資訊,以及可基於此讀取資訊,來 偵測一負荷。
- 81.如申請專利範圍第 80項所申請之裝置 ,其中之讀取資訊,係包含上述碟片驅 動器之讀取速率上面的資訊。
- 82.如申請專利範圍第 80項所申請之裝置 ,其中之讀取資訊,係包含上述碟片驅 動器之搜尋資訊。
- 83.如申請專利範圍第75項所申請之裝置 ,其中之負荷偵測器,可用以接收上述 請取自一碟片驅動器之一碟片的讀取資 料,以及可基於此讀取資料,來偵測一 負荷。
- 84.一種錯誤修正裝置,其包含:
- 一錯誤修正電路 (324),其可用以接收 上述讀取自一第一記憶體裝置之未經修 正的資料,可對此未經修正之資料,執 行錯誤修正之動作,以及可將其修正過 之資料,儲存進上述之第一記憶體裝置 和一第二記憶體裝置中之一內;
- 一界面電路 (314),其係與彼等第一和 第二記憶體裝置中之一相連接,可用以 在一預定處理速率下,自彼等第一和第 二記憶體裝置中之一,讀取上述經修正 過之資料;和
- 一控制器 (325),其係與彼等錯誤修正 電路和界面電路相連接,可用以偵測其 錯誤修正電路之一負荷,以及可依據所 偵測之負荷,產生一可控制上述預定讀 取速率之控制信號。
- 85.如申請專利範圍第84項所申請之裝置 ,其中之控制器包含:
 - 一負荷偵測器 (337),其係與上述之錯 誤修正電路相連接,可用以偵測上述錯 誤修正電路之一負荷;和
 - 一控制信號產生器 (338),其係與上述 之負荷偵測器相連接,可用以依據所偵

- 測之負荷,產生一可控制上述預定**讀**取. 速率之控制信號。
- 86.如申請專利範圍第85項所申請之裝置 ,其中之預定讀取速率,係由一運作時 6. 鐘信號來加以決定,以及其控制信號產 生器,其可產生一運作時鐘信號,做為 上述之控制信號,其周期係業已依據所 偵測之負荷做過改變。
- 87.如申請專利範圍第 86項所申請之裝置 10. ,其中之控制信號產生器所產生之運作 時鐘信號,可在上述之負荷相當大時, 具有相當短之周期,以及可在上述之負 荷相當小時,具有相當長之周期。
- 88.一種控制電路,其可用以控制一錯誤 15. 修正裝置,在一預定處理速率下,執行 錯誤修正動作時之錯誤修正性能,此控 制電路包含:
- 一負荷偵測器 (337),其係與上述之錯 誤修正電路相連接,可用以偵測上述錯 20 誤修正實路在錯誤修正動作期間之一負
- 20. 誤修正電路在錯誤修正動作期間之一負 荷;和
 - 一性能控制器 (338),其係與上述之負 荷偵測器相連接,可用以依據所偵測之 負荷,產生一可控制上述預定處理速率 之控制信號。
 - 89.一種控制電路,其可用以就一錯誤修 正裝置,接收上述讀取自一第一記憶體 裝置之未經修正的資料,修正此未經修 正之資料,及將其修正過之資料,儲存
- 30. 進上述之第一記憶體裝置和一第二記憶體裝置中之一內等的錯誤修正性能加以控制,上述儲存在彼等第一和第二記憶體裝置中之一內的修正過的資料,係在一預定讀取速率下被讀取,該控制電路
- 35. 包含:

- 一負荷偵測器 (337),其係與上述之錯 誤修正電路相連接,可用以偵測上述錯 . 誤修正電路在錯誤修正期間之一負荷; 和
- 40. 一性能控制器 (338), 其係與上述之負

荷偵測器相連接,可用以依據所偵測之 負荷,產生一可控制上述預定讀取速率

圖式簡單說明:

之控制信號。

第一圆係一第一傳統式決定回授等化 器 (DEF)之示意方塊圖:

第二圓係一第二傳統式 DEF之示意 方塊圖;

第三圖係一傳統式信號處理器之示意 方塊圖:

第四圖係第三圖之信號處理器之一 DEF和一 PLL電路的示意方塊圖:

第五圖係顯示一寫錄媒體上面彼等區 段之一傳統寫錄格式:

第六圖係一硬碟裝置之示意方塊圖: 第七圓係第六圖之硬碟裝置的信號處 理器的一個示意方塊圖;

第八圖係一依本發明之第一實施例 所製而設置在第七圖之信號處理器內之 DFE的一個示意方塊圖:

第九圓係一可解釋第八圖之 DFE之 回授回路之發散性的一個信號波形圖:

第十圓係一可顯示第八圖之 DFE之 狀態遷移的第一簡圖:

第十一圖係一可解釋第八圖之 DFE之運作的第一信號波形圖;

第十二圖係一可顯示第八圖之 DFE之狀態遷移的第二簡圖:

第十三圖係一可解釋第八圖之 DFE 之運作的第二信號波形圖:

第十四圖係一可顯示第八圖之 DFE之狀態遷移的第三簡圖:

第十五圖係一可解釋第八圖之 DFE之運作的第三信號波形圖:

第十六圖係一依本發明之第二實施例 所製之 DFE的一個示意方塊圖:

第十七圖係一依本發明之第三實施例 所製之 DFE的一個示意方塊圖:

第十八圖係一可顯示第十七圖之 DFE之一狀態機之狀態遷移的一個簡圖:

医鼻孔 化基基氯化 医二氏病

14.75 TEST 18 19

第十九圖係第十七圖之 DFE之一解。 碼器的電路圖:

第二十圓係一可描繪第十七圖之 DFE之一錯誤偵測器之輸入/輸出資料的

5. 第一簡圖;

第二十一圓係一可描繪第十七圓之 DFE之一錯誤偵測器之輸入/輸出資料的 第二簡圖;

第二十二圖係一可描繪第十七圖之 10. DFE之一錯誤偵測器之輸入/輸出資料的 第三簡圖;

第二十三圖係一可描繪第十七圖之 DFE之一錯誤偵測器之輸入/輸出資料的 第四簡圖:

第二十四圓係一可解釋第十七圖之 15. DFE之運作的第一信號波形圖:

> 第二十五圖係一可解釋第十七圖之 DFE之運作的第二信號波形圖:

第二十六圓係一依本發明之第四實施 20. 例所製之信號處理器的一個示意方塊圖:

第二十七圓係一可例示一讀取信號之 資料格式的簡圖;

第二十八圓係一依本發明之第五實施 例所製之信號處理器的一個示意方塊圖:

第二十九圖係一依本發明之第六實施 25. 例所製之信號處理器的一個示意方塊圖:

第三十圖係一可顯示一依本發明第四 至第六實施例之第一修飾形式所製之信號 處理器的一個示意方塊圖;

第三十一圖係一可顯示一依本發明第 30. 四至第六實施例之第二修飾形式所製之信 號處理器的一個示意方塊圖:

第三十二圖係一依本發明之第七實施 例所製之信號處理器的一個示意方塊圖:

第三十三圖 A 係第三十二圖之信號處 35. -理器之零相位重新開始電路的一個示意方 塊圖:

第三十三圖 B 係第三十三圖 A 之零相 位重新開始電路之相位差偵測器的一個示

40 意方塊圖:

2

第三十三圖 C係第三十三圖 A之零相 位重新開始電路之樣式鑑別器的一個示意 方塊圖:

第三十三圖 D 係第三十三圖 A 之零相位重新開始電路之斜度計算器的一個示意方塊圖:

第三十四圖係第三十三圖 A 之零相位 重新開始電路之一 VCO所產生時鐘信號 的一個信號波形圖;

第三十五圖係一可解釋第三十三圖 A之零相位重新開始電路之運作的一個信 號波形圖:

第三十六圖係一可解釋第三十二圖之 信號處理器之TR-PLL和零相位重新開始 電路之控制時序的一個第一信號波形圖;

第三十七圖係一可解釋第三十二圖之信號處理器之TR-PLL和零相位重新開始電路之控制時序的一個第二信號波形圖:

第三十八圖係一依本發明之第八實施 例所製之信號處理器的一個示意方塊圖;

第三十九圖 A 係第三十八圖之信號處 理器之一運作電路和一解碼器的一個示意 方塊圖

第三十九圖 B係第三十九圖 A之運作 電路和解碼器的一個示意方塊圖:

第三十九圖 C 係上述解碼器之一示意 方塊圖:

第四十圖係一可例示第三十九圖 A 之 運作電路所產生之關聯函數值與其時鐘信 號之相位歧離間之關係的特性曲線圖;

第四十一圖係一可解釋第三十九圖A之運作電路之加法器的一個簡圖;

第四十二圖係一可例示一前序位元列 信號與一系統時鐘信號間之相位差,與其 比較位準間之關係的曲線圖:

第四十三圖係一可解釋第三十九圖 A之比較器之運作情形的一個簡圖:

第四十四圖係一可例示第三十八圖之信號處理器之零相位重新開始電路之運作情形的信號波形圖;

第四十五圖係第三十八圖之信號處理 器之一FE和一ADC的一個示意方塊圖:

第四十六圖係一可顯示其系統時鐘信號和一供應至第四十五圖之 ADC之分頻

i. 時鐘信號的信號波形圖: 第四十七圖係一可例示第四十五圖之

ADC之運作情形的信號波形圖:

第四十八圖係一可解釋第四十五圖 之 ADC之一主 ADC和一些子 ADC之運 10. 作範圍的簡圖:

第四十九圖係一依本發明之第九實施 例所製之 DFE的一個示意方塊圖:

第五十圖係一可例示第四十九圖之 DFE之運作情形的信號波形圖:

15. 第五十一圖係一依本發明之第十實施 例所製之 DFE的一個示意方塊圖:

第五十二圖係一可例示第五十一圖之 DFE之運作情形的信號波形圖:

第五十三圖係一依本發明之第十一 20. 實施例所製之信號處理器的一個示意方塊 圖:

第五十四圖 A 和第五十四圖 B 係兩可 顯示第五十三圖之信號處理器之時序控制 器之運作情形的信號波形圖:

25. 第五十五圖係一依本發明之第十二 實施例所製之信號處理器的一個示意方塊 圖:

第五十六圖 A和第五十六圖 B係兩可 顯示第五十五圖之信號處理器之時序控制 30. 器之運作情形的信號波形圖:

第五十七圓係一依本發明之第十三實 施例所製之 DFE的一個示意方塊圖:

第五十八圓係一依本發明之第十四 實施例所製之信號處理器的一個示意方塊 [8]

35. 圖;

第五十九圖係第五十八圖之信號處理器之一 DFE、一TR-PLL和一SB偵測器的一個示意方塊圖:

第六十圖係一可描繪第五十八圖之信 40. 號處理器所用同步位元組之樣式的簡圖:

930

第六十一圖係一可解釋第五十八圖之 信號處理器之運作情形的信號波形圖:

第六十二圖係一依本發明第十四實施 例之修飾形式所製之 DFE和 SB 偵測器的 一個示意方塊圖:

第六十三圖係一依本發明之第十五實 施例所製之光碟控制裝置的一個示意方塊 圖:

第六十四圖係第六十三圖之光碟控制 裝置之光碟控制器的一個示意方塊圖:

第六十五圖係第六十四圖之光碟控 制器之錯誤修正電路區段的一個示意方塊


圖:

第六十六圖係第六十四圖之光碟控制 器之修正性能控制器區段的一個示意方塊 圖:


5. 第六十七圖係一可顯示第六十四圖之 光碟控制器之記憶體緩衝器之記憶體區域 的一個簡圖:

第六十八圖係一可顯示一區段光碟資料之資料配置的簡圖:而


10. 第六十九圖則係一依本發明第十五實 施例之修飾形式所製修正性能控制器區段 的一個示意方塊圖。




第一圖




第二圖




第三圖




第四圖




第五圖




第六圖




第七圖




第八圖




第九圖




第十圖




第十一圖




第十二圖




第十三圖




第十四圖




第十五圖




第十六圖



第十七圖



第十八圖



				倫ノ	_				輸	出					
80 P	A d 7	തമ≽	งาค≽	404	Ada	NDY	A d 1	ODD	锑烧值测	錯誤傳輸	1至7解码後				
<u></u>	O	0	1	0	0	1	0	0	0	0	10	10	10		
Ε	0	0	1	0	0	0	1	0	0	0	10	10	01		
-	0	0	1	0	0	1	0	1	0	0	10	10	11		
_	0	0	1	0	0	1	0	0	0	0	10_	10	00	(10ar01)	
F	0	0	1	0	0	0	1	0	0	0	10	10	00	(11ar00)	
0	1	0	1	0	0	1	0	0	0	0	01	_10	10		
0	1	0	1	0	0	0	1	0	0	0	01	10	01		
0	1	0	1	0	0	1	0	1	0	0	01	10	11		
0	1	0	1	0	0	1	0	0	0	0	01	10	00	(10or01)	
O	1	0	1	0	0	0	1	0	0	0	01	10	00	(110000)	
=	0	1	0	0	0	1	0	0	0	0	11	10	10		
Ξ	0	1	0	0	0	0	1	0	0	0	11	10	01		
-	0	1	0	0	0	1	0	1	0	0	11	10	11		
_	0	1	O	0	0	1	0	0	0	0	11	10	00	(10or01)	
Ξ	0	1	0	0	0	0	1	0	0	0	11	<u>10</u>	00	(11ar00)	
Ξ	0	0	0	0	1	0	0	0	0	0	00	10	10		
=	0	0	0	0	1	0	1	Ō	0	0	00	10	01		
E	0	0	0	0	1	0	0	1	0	0	00	10	11		
F	0	0	Ō	0	1	0	0	0	0	0	00	10	00	(10ar01)	
F	0	0	0	0	1	0	1	0	0	0	00	10	00	(11ar00)	

第二十圖

Г			-	輪ノ			_		榆	出	·			
80 A	A d 7	90	∆ di5	Ad4	A dm	7 0 2	A d 1	ODA	錯誤偵測	维族傳輸	1至7解码後			
-	0	ō	0	1	0	1	O	0	0	0	10	01	10	
ιΞ	0	0	0	1	0	0	1	O	0	0	10	01	01	
[=	0	0	0	1	0	1	0	1	0	0	10	01	11	
-	0	0	0	1	0	1	Ò	0	0	0	10	01	00	(10or01)
F	0	0	0	1	0	0	1	0	0	0	10	01	00	(11ar00)
0	1	0	0	1	0	1	0	0	0	0	01	01	10	
0	1	0	0	1	О	0	1	0	0	0	01	01	01	
O	1	0	0	1	0	1	0	1	0	0	01	01	11	
0	1	0	0	1	0	1	0	0	0	0	01	01	00	(10or01)
О	1	0	0	1	0	0	1	0	0	0	01	01	00	(11ar00)
F	0	1	0	1	O	1	О	0	0	0	11	01	10	
F	0	1	0	1	0	0	1	0	0	0	11	01	01	
<u></u>	0	1	0	1	0	1	0	1	0	0	11	01	11	
F	0	1	0	1	0	1	0	0	0	0	11	01	00	(10or01)
-	0	1	0	1	О	0	1	O	0	0	11	01	00	(11000)
=	0	0	0	o	0	1	0	0	0	0	00	01	10	
=	Ō	Ō	0	0	0	O	1	0	0	0	00	01	01	
=	0	0	0	0	O	1	О	0	0	0	00	01	11	
=	ō	Ō	ō	Ō	O	1	O	0	0	0	00	01	00	(10or01)
=	Ō	Ō	0	0	0	0	1	0	0	0	00	01	00	(11000)


第二十一圖

			_	輸					輸	出	<u> </u>				
80 A	A D 7	אמש	A 015	A d 4	A day	₹ 4 0 0	A d 1	₹ 00	錯誤偵測	錯誤傳輸	1 至 7 解码後				
-	0	0	1	Ģ	1	0	0	0	0	0	10	11	10		
-	0	0	1	0	1	0	1	0	0	0	10	11	01		
F	0	Ó	1	0	1	0	0	1	0	0	10	11	11		
-	0	0	1	0	1	0	0	0	0	0	10	11	00	(10or01)	
F	0	0	1	0	1	0	1	0	0	. 0	10	11	00	(11or00)	
0	1	0	1	0	1	0	0	0	0	0	01	11	10		
0	1	0	1	0	1	0	1	0	0	0	01	11	01		
0	1	0	1	О	1	0	0	1	0	0	01	11	11		
0	1	0	1	0	1	0	0	0	0	0	01	11	00	(10ar01)	
0	1	0	1	0	1	0	1	0	0	0	01	11	00	(11ar00)	
Œ	0	1	0	0	1	0	0	0	0	0	11	11	10		
E	0	1	0	Ó	1	0	1	0	0	0	11	11	01		
Ξ	0	1	0	Ó	1	0	0	1	0	0	11	11	11		
	0	1	Ó	9	1	0	0	0	0	0	11	11	00	(10or01)	
Ξ	0	1	0	0	1	0	1	0	0	0	11	11	_00	(11ar00)	
Ξ	0	Ö	1	0	1	0	0	0	0	0	00	11	10		
·Œ	0	0	1	0	1	0	1	0	0	0	00	11	01		
Ε	0	0	1	0	1	0	0	1	0	0	00	11	<u> 11</u>		
Ξ	0	0	1	0	1	0	0	0	0	0	00	11	00	(10or01)	
Ξ	0	0	1	0	1	0	1	0	0	0	00	11	00	(11ar00)	

第二十二圖


			_								
L		,	. :	給ノ	_				榆	#	
A dB	A d 7	4 0 0	A DID	404	А Д З	7 02	A d 1	₽ 00	建炼资测	维铁焊输	1至7 解碼後
_	0	0	1	0	0	0	0	1	0	0	10 00 10
Œ	Q.	0	1	0	0	0	0	0	0	0	10 00 01
E	0	0	0	1	0	0	0	1	0	0	10 00 11
E	0	0	0	1	0	0	0	0	0	0	10 00 00
0	1	0	1	0	О	0	0	1	0	0	01 00 10
0	1	9	1	0	О	0	0	0	0	0	01 00 01
0	1	0	0	1	0	0	0	1	0	0	01 00 11
0	1	0	0	1	0	0	0	0	0	0	01 00 00
_	0	1	0	0	0	0	0	1	0	0	11 00 10
_	0	1	0	0	0	0	0	0	0	0	11 00 01
_	0	1	О	1	0	0	0	1	0	0	11 00 11
	0	1	0	1	0	0	0	0	0	0	11 00 00
0	0	0	0	1	0	0	0	0	0	0	00 00 00
Ш											
0	0	0	0	0	0	0	0	0	1	1	
니	-	1	1	_	-	-	_	-	1	0	包含速喷"1"之樣式
Ш					_				<u> </u>		, ,
Ц	_	_			\Box						
Ш	┙							$oldsymbol{\bot}$	j		

第二十三圖




第二十四圖






第二十五圖





第二十六圖

	RD (前序位元列 (PR)資料	同步位元組 (SB)資料	資料	7
--	------	--	-----------------	-----------------	----	---


第二十七圖









第三十一圖




第三十二圖


A






第三十三層







第三十三圖




第三十四圖




第三十五圖




第三十六圖




第三十七圖




第三十八圖




第三十九圖






第三十九圖



第四十圖

	CNTL1	CNTLO	Α	В	×
×1	0	0	a	р	x=a+b
x 1/2	1	0	a	þ	x= <u>₹</u> ·a+b
x (-1)	0	1	а	b	x=-a+b
x (-1/2)	1	1	a	b	$x = -\frac{1}{2} \cdot a + b$


第四十一圖




第四十二圖

	ngz	P-₹}	р-ф	P-望	fd-如射	相位-P2	14-办事	2-办肆	IN-中种	相 1企-N2
Р3	0	1	1	1	1	0	0	0	0	0
P2	0	1	1	0	0	1	0	0	0	0
P1	0	1	0	0	0	0	1	0	0	0
Z	-	0	0	0	0	0	0	1	0	0
N1	1	1	0	0	0	0	0	0	1	0
N2	1	1	1	0	0	0	0	0	0	1
N3 (P3)	1	1	1	1	1	0	0	0	0	0


第四十三圖




第四十四圖





第四十五圖







第四十七圖












第五十圖




第五十一圖




第五十二圖




第五十三圖







第五十四圖




第五十五圖



В



第五十六圖



214 215 224 225 226 227 231

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - M 16 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F


VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/F


VGA - DFE - S/P - M 45 B - I/F

VGA - DFE - S/P - M 45 B - I/


第五十八圖




第五十九圖



第六十圖




第六十一圖




第六十二圖


. . . .




第六十三圖




第六十四圖




第六十五圖






第六十七圖



第六十八圖



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

